Allegro 今日: 0|主题: 532|排名: 3

1 ... 16 17 18 192021 22 23 24 ... 27 / 27 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览今天看到一块板子信号没有连接完成，有部分鼠线，这样也可以嘛？还出gerber ...2	hyxs714154 2015-9-9	107246	hyxs714154 2015-9-11 11:57
预览 [求助] 创建的T点怎么删除呢？	hyxs714154 2015-8-18	24844	hyxs714154 2015-9-8 18:56
预览 [分享] 解决allegro 中OUT OF DATE SHAPES问题	boli505 2015-8-26	46249	carol8688 2015-9-8 10:23
预览 [交流] allegro里面如何通过原理图点击完一批器件然后按次序摆放？	mengzhuhao 2015-8-29	43886	carol8688 2015-9-8 10:17
预览 [分享] PCB Layout中直角走线会产生什么影响?	boli505 2015-8-14	34238	carol8688 2015-9-8 10:14
预览在WIN10上安装16.3报如下错误，不知道哪位高手能帮忙解答一下	yeary_2012 2015-9-1	14377	yeary_2012 2015-9-1 20:10
预览 [求助] ALLEGRO 焊盘制作过程详解	boli505 2015-9-1	04279	boli505 2015-9-1 11:35
预览 [交流] 如何使用脚本删除规则里面的一些bus与差分对设置？	mengzhuhao 2015-8-29	23851	mengzhuhao 2015-8-29 22:10
预览 [分享] Cadence常见文件格式	boli505 2015-8-28	14366	hyxs714154 2015-8-28 16:30
预览 [交流] 关于allegro脚本编辑的一个问题：如果将约束管理器里面的网络层次全展开？	mengzhuhao 2015-8-28	03192	mengzhuhao 2015-8-28 00:46
预览 [分享] allegro软件通孔类焊盘制作方法及步骤	boli505 2015-8-24	14633	bingshuihuo 2015-8-26 14:44
预览 [分享] Allegro中针对铺铜不能自动更新	boli505 2015-8-20	17488	yeary_2012 2015-8-26 10:59
预览 [分享] pcb layout学习中用Allegro几个误区	boli505 2015-8-21	33340	yeary_2012 2015-8-26 10:54
预览 [求助] Cadence_SPB17.0 CIS database parts window 汉字乱码咋解决	wdhxy 2015-8-13	17773	wdhxy 2015-8-25 14:48
预览 DDR中的Bank是指的什么？	hyxs714154 2015-8-24	02314	hyxs714154 2015-8-24 12:06
预览这个VCC3V3 net走完线之后怎么还有鼠线，我吧Ratsnest_Schedule 关掉了还是去不掉？	hyxs714154 2015-8-22	25400	hyxs714154 2015-8-23 21:37
预览 [分享] ALLEGRO16.2出现问题“changes not saved, cannot update the env file”	boli505 2015-8-19	04902	boli505 2015-8-19 16:26
预览原理图这个算不算是个bug？为何复制后的坐标信息不能顺序？	mengzhuhao 2015-8-12	23424	mengzhuhao 2015-8-18 20:54
预览 [分享] PCB文件PROTEL到ALLEGRO的转换技巧	boli505 2015-8-18	03332	boli505 2015-8-18 11:16
预览问下DDR3也可以用T拓仆嘛,还是必须要用Fly-by菊花链拓仆？	hyxs714154 2015-8-13	87103	hyxs714154 2015-8-18 09:21

1 ... 16 17 18 192021 22 23 24 ... 27 / 27 页下一页

帐号		自动登录	找回密码
密码			立即注册

Allegro 今日: 0|主题: 532|排名: 3

快速发帖