- PCB Layout中直角走线会产生什么影响? (3篇回复)
- 在WIN10上安装16.3报如下错误，不知道哪位高手能帮忙解答一下 (1篇回复)
- ALLEGRO 焊盘制作过程详解 (0篇回复)
- 如何使用脚本删除规则里面的一些bus与差分对设置？ (2篇回复)
- Cadence常见文件格式 (1篇回复)
- 关于allegro脚本编辑的一个问题：如果将约束管理器里面的网络层次全展开？ (0篇回复)
- allegro软件通孔类焊盘制作方法及步骤 (1篇回复)
- Allegro中针对铺铜不能自动更新 (1篇回复)
- pcb layout学习中用Allegro几个误区 (3篇回复)
- Cadence_SPB17.0 CIS database parts window 汉字乱码咋解决 (1篇回复)
- DDR中的Bank是指的什么？ (0篇回复)
- 这个VCC3V3 net走完线之后怎么还有鼠线，我吧Ratsnest_Schedule 关掉了还是去不掉？ (2篇回复)
- ALLEGRO16.2出现问题“changes not saved, cannot update the env file” (0篇回复)
- 原理图这个算不算是个bug？为何复制后的坐标信息不能顺序？ (2篇回复)
- PCB文件PROTEL到ALLEGRO的转换技巧 (0篇回复)
- 问下DDR3也可以用T拓仆嘛,还是必须要用Fly-by菊花链拓仆？ (8篇回复)
- BGA的Breakout区域是不是就是CM中要定义的Pin delay的长度呢？ (2篇回复)
- cadence布线遇到问题3（生成光绘文件中断） (0篇回复)
- BGA扇出参数设置中pin-via space 没有中心这一项可选 (2篇回复)
- Protel 原理图/PCB到Cadence的数据转换 (1篇回复)