Cadence Skill 论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
楼主: vivienluo

[教程] 关于DDR3布线的一些规范

[复制链接]
发表于 2015-11-19 11:42:45 | 显示全部楼层
说的好!点赞
发表于 2015-11-20 08:31:17 | 显示全部楼层

这个技术帖子强,顶起来学习学习!
发表于 2015-12-17 15:04:40 | 显示全部楼层
好像就是看这个,才闯入这个论坛
发表于 2016-4-13 08:27:11 | 显示全部楼层
这个技术帖子强
发表于 2016-4-13 19:47:01 | 显示全部楼层
这个技术帖子强,顶起来学习学习!
发表于 2016-6-16 09:30:05 | 显示全部楼层
亲人,你没有讲dqs与clk的长度关系啊?

另外地址线与clk的关系好像不是25这样吧?
还有data与dqs的关系等等
发表于 2016-6-22 17:39:09 | 显示全部楼层
很好的文章,谢谢分享
发表于 2016-10-18 21:13:07 | 显示全部楼层
感谢老师的无私奉献
发表于 2016-12-16 10:46:01 | 显示全部楼层
感谢楼主无私分享
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|网站地图|Cadence Skill 论坛 ( 蜀ICP备13024417号 )

GMT+8, 2024-3-28 23:49 , Processed in 0.132110 second(s), 13 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表