PCB 技术基础知识2

qawsedfffrr

焊盘和反焊盘
由于 PTH 过孔在整个过孔长度范围内均有导电性，因此需要通过某种方法来选择性建立到 PCB 各层的走线、内电层和小平面的电气连接。这就是焊盘和反焊盘的功能。焊盘是指定形状的小型铜区域。反焊盘则是去铜的指定形状小区域。焊盘既可配合过孔一起使用，也可作外层裸铜，用于装载某些表面装载型组件。反焊盘主要用于配合过孔使用。对于走线，焊盘用于在给定层上的过孔和走线或内电层形状之间建立电气连接。为了使过孔能够与 PCB 层级上的走线建立稳固连接，必须存在焊盘以保障机械稳定性。焊盘大小必须满足钻孔公差/对齐限制。反焊盘在内电层中使用。由于内电层和小平面覆铜在其它情况下都不间断，因此穿过铜的任何过孔都会与之建立电气连接。如果过孔无需与穿过的内电层或小平面建立电气连接，则请在该层中过孔穿透的区域中使用反焊盘去铜。
连接盘焊盘
为了焊接表面装载组件，外层焊盘通常被称为连接盘焊盘 (land) 或焊垫 (solder land)。要与这些焊垫建立电气连接，通常需要过孔。由于 PTH 技术的制造约束，因此几乎不可能在焊垫区域内部放置过孔。此技术改为使用一小段走线以连接到表面焊盘。连接走线的最短长度由 PCB 的最小尺寸规格确定。微过孔技术则不存在此约束，可在焊垫区域内直接放置过孔。
尺寸
定义 PCB 尺寸的主要因素包括 PCB 制造限制、 FPGA 封装几何形状和系统合规性。另外还有面向制造的设计 (DFM) 和可靠性等其它因素，这些因素也进一步施加了更多限制，但由于这些都属于特定于应用的限制，因此在本用户指南中不做赘述。FPGA 封装尺寸与 PCB 制造限制相结合即可以直接和间接方式定义本章节 （“PCB 结构”）中所述的 PCB 结构的大部分几何方面的要素。这些因素给 PCB 设计人员施加了巨大的约束。封装球距 （针对 FF 封装为 1.0 mm）可定义连接盘焊盘的布局。当前 PCB 技术的最小表面特征尺寸则可定义器件下区域内的过孔排列。最小过孔直径和过孔周围的“禁区”则由 PCB 制造商定义。这些直径限制了各过孔之间可用于对进出器件下过孔阵列的信号进行布线的空间量。这些直径定义了这些引出线走线内的最大走线宽度。 PCB 制造限制对最小走线宽度和最小间距施加了约束。用于容纳 FPGA 所需的 PCB 总层数由信号层数量和内电层数来定义。• 信号层数由布线进出 FPGA 封装 （通常基于封装的用户 I/O 总数）的 I/O 信号走线数量来定义。• 内电层数由给 FPGA 供电以及为信号层提供基准和隔离所需的电源和接地层的数量来定义。适用于大型 FPGA 的大部分 PCB 所含层数在 12 到 22 层范围内。系统合规性通常用于定义板的总厚度。该属性与板的层数相结合即可定义最大层厚，从而定义信号层和内电层到其它信号层和内电层的的 Z 向间距。信号走线层彼此之间的 Z 向间距会影响串扰。信号走线层到基准内电层的 Z 向间距会影响信号走线阻抗。内电层彼此之间的 Z 向间距会影响电源系统的寄生电感。信号走线层到基准内电层的 Z 向间距 （由板总厚度和板层数来定义）是走线阻抗的定义因素。而走线宽度 （由 FPGA封装球距和 PCB 过孔制造约束定义）同样是走线阻抗的定义因素。设计人员通常难以控制 FPGA 下过孔阵列区域内的走线阻抗。当走线脱离过孔阵列时，其宽度即可更改为目标阻抗的宽度 （通常针对单端信号为 50Ω）。