|
用SI9000设置叠层阻抗 ——根据阻抗要求设置叠层关系（Hifun）
在我们平时的PCB设计中，阻抗、叠层信息等是设计中必不可少的一个环节，也是很重要的一个前提要点，下面就阻抗和叠层的设置简单做一些介绍。 一、阻抗控制因素 PCB迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定，这些因子将是迹线物理尺寸（例如迹线的宽度和厚度）和 PCB 底板材质的绝缘常数和绝缘厚度的函数，因此也可以说，PCB板迹线的阻抗值由信号迹线的物理尺寸（宽度和厚度）、线路板绝缘常数、绝缘介质厚度、信号迹线与层的配置决定。就PCB的阻抗控制而言，其所涉及的面是比较广泛的。但在具体的加工和设计时我们一般控制其主要因素，具体包括： Er---介电常数 H----介质厚度 W---线条宽度 T----线条厚度 考虑到多层 PCB 板生产时 PCB 迹线可分布于表面或者内层，这两种情况下 PCB 迹线的参考平面有所不同，所以又可将 PCB 迹线分为微带线（Microstrip）和带状线（Stripline）传输线路。 微带线传输线路是由一条安装在可导接地层的低损耗绝缘体上的控制宽度的可导迹线构成的。该绝缘体通常使用强化玻璃环氧树脂制造，例如 G10、FR-4 或 PTFE，用于超高频应用。而带状线传输线路通常包括夹在两个参考层和绝缘材质之间的导线迹线。传输线路和层构成了控制阻抗。 带状线与微带线的不同之处在于它嵌入到两个参考层之间的绝缘材质中，带状线阻抗参考两个平面，阻抗迹线在内层，而微带线只有一个参考平面，阻抗迹线在 PCB 板的外层（表层），具体结构分别如图1和图2所示：
file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image002.jpg 图1 微带线 file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image004.jpg 图2 带状线
下面详细介绍各个参数： 1.Er（介电常数）就目前而言通常情况下选用的材料为FR-4，该种材料的Er特性为随着加载频率的不同而变化，一般情况下Er的分水岭默认为1GHZ（高频）。根据实际加工的经验，在使用频率为1GHZ以下的其Er认为4．3左右。FR-4的材料其本身就存在着这种，随频率的变化其Er也变化的特性，因此一般情况下，大于2GHZ的使用频率，同时对阻抗又有很高要求的PCB建议使用其它材料。如BT、CE、PTFE…Er比较稳定的材料。同时在目前传输类产品上改良的LOW DK材料还是能满足性能要求的，包括宽带产品。 在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。 常见板材对应的介电常数（全部为1GHz状态下)： 7628----4.5，2116----4.2，1080----3.6 需要注意的是在不同的层间结构和排列时，其具体的变化是不同的如7628+2116时Er是多少，并不是简单的算术平均数。并且各种结构的排列在Microstrip & Stripline时所表现出的Er也是不同的。 2.H（介质层厚度）该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度很小的话，则该部分的设计应力求准确，FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板），一般情况下常用的半固化片为：1080厚度0.075MM、7628厚度0.175MM、2116厚度0.105MM。 在多层PCB中H一般有两类： (1)内层芯板中H的厚度：虽然材料供应商所提供的板材中H的厚度也是由以上三种半固化片组合而成，但其在组合的过程中必然会考虑三种材料的特性，而绝非无条件的任意组合，因此板材的厚度就有了一定的规定，形成了一个相应的清单，同时H也有了一定的限制。 如0.17mm 1/1的芯板为 2116*1； 如0.4mm 1/1的芯板为1080*2+7628*1；…… (2)多层板中压合部分的H的厚度：其方法基本上与第一种相同但需注意铜层的损失。 eg：如GND~GND 或POWER~POWER之间用半固化片进行填充，因GND、POWER在制作内层的过程中铜箔被蚀刻掉的部分很少，则半固化片中树脂对该区的填充会很少，则半固化片的厚度损失会很少。反之如SIGNAL~SIGNAL之间用半固化片进行填充，SIGNAL在制作内层的过程中铜箔被蚀刻掉的部分较多，则半固化片的厚度损失会很大。因此理论上的计算厚度与实际操作过程所形成的实际厚度会有差异。故建议设计时对该因素应予以充分的考虑。 3.W（设计线宽）该因素一般情况下是由客户决定的。但在设计时需充分考虑线宽对该阻抗值的配合性，即为达到该阻抗值在一定的H、Er和使用频率等条件下线宽的使用是有一定的限制的。
二、根据阻抗设置叠层（stackup） 图3是1.6mm（63mil）板厚，8层板，叠层设置为SGSGPSPS，具体分配各层铜厚和介质的厚度如下： file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image005.gif 图 3 1.分配各层铜厚：各层的铜厚要根据实际设计的PCB板的通流能力大小来确定，内层铜厚是常用的1.4mil，由于表层铜是基铜和镀铜叠加的，所以较内层要厚些，为2.1mil。假如我们设计中要满足的单线阻抗是50ohm，差分阻抗是100ohm，由于差分阻抗较单线阻抗不易满足，所以要先根据差分阻抗来算PP板的厚度。 2.最中间层厚：最中间的是Core板，如果处于Singal之间则最后计算，如果是Power和Gnd之间的，则要先考虑，为了让电源层和地层之间紧耦合，所以取板材厚度为4mil。 3.表层介质厚度：由于TOP和BOTTOM是对称的，所以计算一个就行，并且是按微带线特性阻抗的计算方法来计算。我们用Polar Si9000软件来计算介质的厚度，对应的计算图形如图4所示： file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image007.jpg 图 4 根据100ohm阻抗算出的厚度是3.5749mil，但是平常一般取3.8mil，所以我们再计算一下3.8mil时的差分阻抗，如图5示： file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image009.jpg 图 5 当厚度H取3.8mil时，算出的差分阻抗为102.78，满足误差范围，再将这时的3.8mil用来算一下单线阻抗，看是否满足要求，如图6示，计算出的阻抗是50.39，满足误差要求，如果不满足需结合差分阻抗一起修改H的参数大小，直到满足为止。 file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image011.jpg 图 6 4.内层介质厚度：板总厚是63mil，除去前面计算出来的厚度：2*2.1+6*1.4+2*3.8+4＝24.2mil，所以还剩38.8mil来分配给四个介质层，因为上下对称的，所以有19.4mil的厚度来分配给上面两部分的介质，由于内层线上下都是未分配厚度的介质，所以要按照带状线特性阻抗的计算方法来推出各层介质的厚度。同表层一样，如果要走差分线，就要先考虑满足差分阻抗，如图7根据差分阻抗来计算介质的厚度并在图8中验证所取H1和H2的值是否满足要求。 file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image013.jpg 图 7 file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image015.jpg 图 8 根据H1与H2的总厚度为19.4mil不变，改变二者的值来满足差分阻抗和单线阻抗，根据阻抗得出最后的厚度参考值H1为5.12mil，H2为14.28mil，这只是常用的值，也可在阻抗误差范围内变动，从而得出了图3所示的叠层中各厚度的设置。 5.如果将板厚改成2.0mm（78.7mil），应该如何调整介质厚度呢？由于表层介质是计算出来的而最中间的介质是根据电源地层间达到紧耦合要求设定的，所以可变动的介质厚度就只有第四步中的H1和H2，根据软件测试，在H1不变的情况下，将增加的厚度都加在H2上，差分和单线阻抗仍满足要求，如图9和图10所示： file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image017.jpg 图 9 file:///C:/Users/Hifun/AppData/Local/Temp/msohtmlclip1/01/clip_image019.jpg 图 10
| 
窥视卡
雷达卡
发表于 2017-4-25 19:23:50
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
显身卡
楼主