Cadence Skill 论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 1706|回复: 2

【电子干货400】PCB设计中的阻抗匹配

[复制链接]
发表于 2021-1-15 08:27:38 | 显示全部楼层 |阅读模式
阻抗匹配 是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式,阻抗匹配有串行和并行两种方式;根据信号源频率,阻抗匹配可分为低频和高频两种。


(1) 高频信号一般使用串行阻抗匹配。串行电阻的阻值为20~75Ω,阻值大小与信号频率成正比,与PCB走线宽度成反比。在嵌入式系统中,一般频率大于20M的信号且PCB走线长度大于5cm时都要加串行匹配电阻,例如系统中的时钟信号、数据和地址总线信号等。


串行匹配电阻的作用有两个:
◆减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡峭,则含有大量的高频成分,将会辐射干扰,另外,也容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路,这样就会降低信号边沿的陡峭程度。


◆减少高频反射以及自激振荡。当信号的频率很高时,则信号的波长就很短,当波长短得跟传输线长度可以比拟时,反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等(即不匹配)时,在负载端就会产生反射,造成自激振荡。PCB板内走线的低频信号直接连通即可,一般不需要加串行匹配电阻。


(2) 并行阻抗匹配又叫“终端阻抗匹配”,一般用在输入/输出接口端,主要指与传输电缆的阻抗匹配。例如,LVDS与RS422/485使用5类双绞线的输入端匹配电阻为100~120Ω;视频信号使用同轴电缆的匹配电阻为75Ω或50Ω、使用篇平电缆为300Ω。并行匹配电阻的阻值与传输电缆的介质有关,与长度无关,其主要作用也是防止信号反射、减少自激振荡。


值得一提的是,阻抗匹配可以提高系统的EMI性能。此外,解决阻抗匹配除了使用串/并联电阻外,还可使用变压器来做阻抗变换,典型的例子如以太网接口、CAN总线等。



『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
发表于 2021-7-7 09:42:49 | 显示全部楼层
谢谢老板分享
发表于 2022-4-25 08:26:04 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|网站地图|Cadence Skill 论坛 ( 蜀ICP备13024417号 )

GMT+8, 2024-11-23 22:29 , Processed in 0.124689 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表