如何进行oracd与allegro的网表差异对比检查?
为了解决在oracd中的错误,如何进行oracd与allegro的网表差异对比检查?看不懂啥意思 不都是一个网表嘛 hyxs714154 发表于 2015-8-11 08:35
看不懂啥意思 不都是一个网表嘛
导入前 跟导入后是不一样的
先有的pcb,原理图是根据pdf后画的,需要对比检查 你牛没有原理图的网表怎么多的PCB hyxs714154 发表于 2015-8-12 10:34
你牛没有原理图的网表怎么多的PCB
pcb是别人设计的 原理图只有pdf
按照pdf就可以绘制原理图
不过绘制完成后需要检查核对
页:
[1]